














Abstract—OpenFlow is a unique concept to realize software-
defined networking (SDN). It realizes the network flexibility
by separating control plane and data plane. Data plane
is implemented by OpenFlow switch. We discuss how to
implement OpenFlow switch on FPGA (Field-programmable
gate array). FPGA implementations of the OpenFlow switch
have been researched. But their architectures are for only
5-tuple fields or OpenFlow1.0. OpenFlow is dramatically
updated in short time, so we should design new architecture
for newer OpenFlow specification. In this study, we propose
how to implement the packet classification for OpenFlow1.3
switch on FPGA. Our idea is to use packet classification
algorithm which contains a strideBV algorithm and a range
bit vector encoding algorithm. We apply them to 13 fields














































































































































































表 1. OPENFLOW1.3 の実装が必須となる OXM マッチフィールド
フィールド ビット長 内容
OXM OF IN PORT 32 入力ポート
OXM OF ETH DST 48 受信先 MAC アドレス
OXM OF ETH SRC 48 送信元 MAC アドレス
OXM OF ETH TYPE 16 イーサネットフレームタイプ
OXM OF IP PROTO 8 IP プロトコル番号
OXM OF IPV4 SRC 32 送信元 IPv4 アドレス
OXM OF IPV4 DST 32 受信先 IPv4 アドレス
OXM OF IPV6 SRC 128 送信元 IPv6 アドレス
OXM OF IPV6 DST 128 受信先 IPv6 アドレス
OXM OF TCP SRC 16 送信元 TCP ポート番号
OXM OF TCP DST 16 受信先 TCP ポート番号
OXM OF UDP SRC 16 送信元 UDP ポート番号





えば IPV4 SRC、すなわち IPv4送信元のマッチフィー
ルドを使用したければ ETH TYPEが 0x0800である必
要がある。表 1に示したフィールドに対する前提条件を
表 2に示す。
表 2. OXM フィールドの先行条件
フィールド 先行条件
OXM OF IN PORT なし
OXM OF ETH DST なし
OXM OF ETH SRC なし
OXM OF ETH TYPE なし
OXM OF IP PROTO ETH TYPE=0x0800 or 0x86dd
OXM OF IPV4 SRC ETH TYPE=0x0800
OXM OF IPV4 DST ETH TYPE=0x0800
OXM OF IPV6 SRC ETH TYPE=0x86dd
OXM OF IPV6 DST ETH TYPE=0x86dd
OXM OF TCP SRC IP PROTO=6
OXM OF TCP DST IP PROTO=6
OXM OF UDP SRC IP PROTO=17
















Decomposition にも 2 つのアプローチがある。Prefix











る。i番目のルール Ri(i = 0; 1;    ; N   1)をW 個の
1ビットの値
Ri = Ti;W 1; Ti;W 2;    ; Ti;0(i = 0; 1;    ; N   1)
に分割する。N ビットの bit vectorを 2W 個用意し,bit
vector Vi を、













目の値によって B2j;i と B2j+1;i の値が決まるというこ









PW 1; PW 2;    ; P0
　に分割する。各 Pi(i = W   1;W   2;    ; 0)に対し
て bit vector Vp を以下のように選択する。
Vp =
(
V2i (Pi = 0)
V2i+1 (Pi = 1)
すべてのPiに対して Vpを求めたら、すべての Vpの and
をとる。その結果値が 1となるビットBi;jがこのパケッ
トにマッチするルールになる。このアルゴリズムでは実
行時間が O(W )、メモリ消費量が 2WN = O(WN)と
なる。　
4.3. StrideBV
StrideBV[10] は FSBV を改良した Decomposition
ベースのアルゴリズムである。FSBV がフィールドを
W 個の 1ビットに分割するのに対し、StrideBVは任意
の値 kを用意し、Wk 個の kビットのサブフィールド
sW





例えば、k = 4のとき、bit vectorは 0000から 1111まで
の 16個を保持する。この時入力パケットのフィールド
の値が 0101の場合、0101に該当する bit vectorを取得
する。入力パケットとマッチングする際、サブフィール
ドと対応するビット幅を比較し、マッチした bit vector
を取得する。k = 1のとき FSBVと同じになる。この
アルゴリズムでは実行時間はO(W=k)、メモリ消費量は











に分割する。ただしd = 1; 2; 4; 8のいずれかとする。これ
により s(= 16=d)個の dビットサブ範囲ができ、sステー
ジのパイプラインとして実装することができる。例えば
d = 4のとき、[LB;UB]を [LBi; UBi](i = 1; 2; 3; 4)に
分割することができる。入力フィールドを Aとし、こ
れも Ai(i = 1; 2; 3; 4)に分割する。そして i = 1から順
番に [LBi; UBi]とAiの関係を調べていく。その関係は
以下のように考えられる。
 Ai < LBi
 Ai = LBi < UBi
 LBi < Ai < UBi
 LBi < Ai = UBi
 UBi < Ai
もし LB1 < A1 < UB1 であった場合は LB < A <
UBであるといえるので、Aは範囲 [LB;UB]にマッチ
したということになる。しかし LB2 < A2 < UB2であ
るからといって LB < A < UB であるとは限らない。









stageは一番最後のステージ、middle stageは first stage
と last stageの間にあるステージを指す。
表 3. RBVE における FIRST STAGE の信号
ビットの値意味
111 無条件でマッチ
001 この後のステージで Ai > LBi であればマッチ
100 この後のステージで Ai < UBi であればマッチ
010 この後のステージで LBi < Ai < UBi であればマッチ
000 無条件でミスマッチ
例えば first stageにおいて 111であった場合、LB1 <




表 4. RBVE における MIDDLE STAGE の信号
条件 ビットの値
Ai = UBi c3 = 1
Ai < UBi c2 = 1
Ai = LBi c1 = 1
Ai > LBi c0 = 1
表 5. RBVE における LAST STAGE の信号
条件 ビットの値
As  UBs f1 = 1
LBs  As f0 = 1
この後のステージの結果がすべて Ai < UBi であった
場合にマッチし、それ以外の場合はミスマッチとなる。
出力信号のビット数はステージによって異なる。d = 4
のとき、i = 1のステージでは 3ビット、i = 2; i = 3で
は 4ビット、i = 4では 2ビットとなる。各ステージで
生成した出力信号を総合してマッチするかどうか決定す
る。
























　パラメータ kの値は k = 4を基本とする。これは [12]、
[11]において k = 4のときに実行時間とメモリ消費量の
バランスが最も良いとされているからである。IPv6の












OXM OF IN PORT StrideBV(k = 4)
OXM OF ETH DST StrideBV(k = 4)
OXM OF ETH SRC StrideBV(k = 4)
OXM OF ETH TYPE StrideBV(k = 4)
OXM OF IP PROTO StrideBV(k = 4)
OXM OF IPV4 SRC StrideBV(k = 4)
OXM OF IPV4 DST StrideBV(k = 4)
OXM OF IPV6 SRC StrideBV(k = 8)
OXM OF IPV6 DST StrideBV(k = 8)
OXM OF TCP SRC RBVE(k = 4)
OXM OF TCP DST RBVE(k = 4)
OXM OF UDP SRC RBVE(k = 4)













　 IPv4と IPv6に関するマッチフィールドはETH TYPE
の値によってどちらを使用するか決まる。ETH TYPE
















































表 7. シミュレーション結果 (N=32)
使用 LE ｓ 11226
使用レジスタ 6219
使用メモリ 281600












図 1. StrideBV のパイプラインアーキテクチャ[10]
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